AMD a commencé la production de masse de ses processeurs EPYC de sixième génération, nom de code Venice, sur le nœud 2 nm de TSMC à Taïwan. Ce développement marque le premier produit de calcul haute performance à utiliser le procédé avancé 2 nm de TSMC. Les processeurs Venice sont conçus pour répondre aux demandes croissantes en mémoire de l'IA agentique, les futurs processeurs Verano devant également utiliser le procédé 2 nm et intégrer la mémoire LPDDR. En plus de la production à Taïwan, l'usine de TSMC en Arizona est prévue pour une production de masse future. AMD investit plus de 10 milliards de dollars dans l'écosystème taïwanais pour étendre la capacité d'emballage avancé, bénéficiant aux entreprises clés de la chaîne d'approvisionnement telles que ASE, SPIL et PTI. PTI a notamment achevé la validation de la technologie d'interconnexion EFB 2.5D au niveau des panneaux, améliorant la bande passante et l'efficacité énergétique du CPU Venice. Les systèmes à l'échelle rack Helios d'AMD, équipés de CPU Venice et de GPU Instinct MI450X, sont assemblés par des entreprises telles que Sanmina et Wistron, avec un déploiement prévu pour la seconde moitié de 2026.